低電力メモリデバイスのJEDEC更新標準:LPDDR5


JEDEC Solid State Technology Association, the global leader in standards development for the microelectronics industry, today announced the publication of JESD209-5, Low Power Double Data Rate 5 (LPDDR5). LPDDR5 will eventually operate at an I/O rate of 6400 MT/s, 50% higher than that of the first version of LPDDR4, which will significantly boost memory speed and efficiency for a variety of applications including mobile computing devices such as smartphones, tablets, and ultra-thin notebooks. In addition, LPDDR5 offers new features designed for mission critical applications such as automotive. Developed by JEDEC's JC-42.6 Subcommittee for Low Power Memories, LPDDR5 is available for download from the JEDEC website.

標準の以前のバージョンに比べてメモリスループットが2倍になったため(LPDDR5は2014年の公開時のLPDDR4の3200 MT / sと比較して、6400 MT / sのデータレートで公開されています)、LPDDR5は大きな影響を与えると約束されています次世代のポータブル電子機器の性能と機能について。このパフォーマンスの向上を達成するために、LPDDR5アーキテクチャが再設計されました。 16Banksプログラマブルアーキテクチャとマルチクロックアーキテクチャに移行します。

LPDDR5は、データ転送を削減することでシステムの消費電力を改善するための2つの新しいコマンドベースの操作、Data-CopyとWrite-Xを導入しています。 Data-Copyコマンドは、単一のI / Oピンで送信されたデータを他のI / OピンにコピーするようにLPDDR5デバイスに指示し、他のピンにデータを送信する必要をなくします。 Write-Xコマンドは、すべて1またはすべて0を特定のアドレスに書き込むようにデバイスに指示し、SoCからLPDDR5デバイスにデータを送信する必要をなくします。これらの新しいコマンドでデータ送信を削減すると、システム全体の電力消費を削減できます。

自動車などの隣接市場におけるデータの信頼性のニーズに対応するために、LPDDR5はSoCとDRAM間のインターフェイスでリンクエラー修正コード(ECC)のサポートを導入しています。

主な仕様の更新は次のとおりです。
  • 最大6400 MbpsのI / Oスループット
    o信号電圧-250 mV
    oより高いデータレートをサポートするために、DQの非ターゲットODTが追加されました
    o DFEによるシグナルインテグリティの強化
  • クロッキングアーキテクチャ:WCK&Read Strobe(RDQS)を追加して、より高いデータレートをサポート
  • プログラム可能なマルチバンク組織(8銀行、4銀行グループ/ 4銀行、および16銀行)
  • 選択可能なバックグラウンドおよびコマンドベースのZQキャリブレーション
  • 追加された低電力機能
    oコアとI / Oの動的な周波数と電圧のスケーリング
    o選択可能な差動およびシングルエンドCK、WCK、およびRDQS
    o部分配列のセルフリフレッシュおよび自動リフレッシュ
    o Data-CopyおよびWrite-X機能による低電力の読み取り/書き込み操作
  • 以下を含む自動車アプリケーションを対象とする機能/機能
    oオプションのリンクECC
    o新しいパッケージング定義